Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： 提供了完整的一套组合型原语(primitive); 提供了双向通路和电阻器件的原语; 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造 ...